問題詳情

421. 如下圖所示為一正緣觸發之 JK 正反器(Flip Flop)邏輯電路,當 J=K=1 時,則下列時序(clock)與輸出(Q)何者正確?


參考答案

答案:A
難度:非常困難0
統計:A(0),B(1),C(0),D(0),E(0)