問題詳情

12. CPLD 和 FPGA 的特性下列何者是錯誤的？
(A)可用繪電路圖法設計
(B)可用波形法設計
(C)可用 VHDL 語言設計
(D)具有燒錄並列 EEPROM 的功能。

參考答案

答案：D
難度：計算中-1
書單：沒有書單，新增