問題詳情
【題組】 ⑵假如此三個邏輯反相器由轉態電位到低電位的延遲時間、由轉態電位到高電位的延遲時間（假設轉態電位為 2.5 V）和 0 到 100%之上升與下降時間，如表 2 所示。畫出v1、v2和v3之波形，並將表 2 之數值標明在所畫的波形上。根據所畫的波形，求v1、v2和v3之 5 V高電位和 0 V低電位之時間。（10 分）
參考答案
答案：C
難度：適中0.61991
統計：A(22),B(75),C(274),D(34),E(0) #
個人：尚未作答書單：位址匯流排的定義、 (CPU由 datapath和控制單元組成、datapath 由數個功能單元組成)、CGI