問題詳情

19. 如圖(一)所示之電路,若所有邏輯閘之傳輸延遲時間均為td,且輸入X為一固定週期之時脈方波(其週期遠大於t d ),則電路輸出Y與輸入時脈X之時序關係,下列何者正確?


(A)


(B)


(C)


(D)

參考答案

答案:D
難度:計算中-1
書單:沒有書單,新增