五、若某一處理器使用三級管線結構：指令擷取（F，instruction fetch）、指令解碼（D，instruction decoding）與指令執行（E，instruction execution）。請在下列指定條件下，繪出下列程式片段的管線時序圖。