問題詳情

1 有一循序電路如下圖。依據晶圓代工廠所提供的元件庫（cell library） ，各元件的訊號延遲時間如下：ANDgate 的延遲時間為 2 ns，XOR gate 的延遲時間為 4 ns，D flip flop 的 setup time 為 3 ns，clock-to-output time 為 1 ns。該電路能正確運作的最短時脈週期（clock period time）為何？


(A)6 ns
(B)8 ns
(C)10 ns
(D)12 ns

參考答案

答案：C
難度：困難0.35
書單：沒有書單，新增

用户評論

【適當努力，希望明年上榜】評論

因為要正確運作，所以不能單看下方最快的兩個D型跟AND閘而是要看上方兩個D型一個AND一個XORclock進入上方D型1ns出來接AND閘2ns在進入XOR閘4ns最後通過D型輸入3ns1+2+4+3=10ns