統測04電機與電子群資電類(二)數位邏輯、數位邏輯實習、電子學實習、計算機概論

1.某一週期性數位信號的波形如圖(一)所示，對於該週期性數位信號，下列敘述何者正確？ (A)週期為10ms，頻率為100Hz，工作週期為10%(B)週期為1ms，頻率為1000Hz，工作週期為10%(

2.使用8位元表示的十六進制 數值，經由2的補數(2'sComplements)運算後，其數值為何？(A) (B) (C) (D)

3.布林代數表示式X= 使用第摩根定理簡化後的輸出為何？(A)X=ABCD(B)X=AB+ CD (C) (D)

4.圖(二)為某JK型正反器的接線圖，時脈輸入(CLK)為10kHz方波，Q的初始狀態為0，則CLKA與 CLK B 的輸出波形，下列何者正確？ (A) (B) (C) (D)

5.圖(三)為一組合邏輯電路，經化簡後的最簡布林函數，下列何者正確？ (A)(B)(C) (D)

6.欲把16個1位元的資料用16個時脈週期暫存到1個16位元的移位暫存器，再用1個時脈週期傳給1 個 16 位元的微控制器來處理，則需要用到下列哪種移位暫存器？(A) SISO ( Serial In

7.圖(四)電路為使用JK正反器組成之計數器，若Q3Q2Q1Q0的初始狀態為0000且CLK適當觸發，則輸出序列(Q3 Q2 Q1 Q0 ) 轉成 10 進制後的數值變化，下列何者正確？ (A) 0

8.設計模數均為10(Modulus-10)的強森(Johnson)與環形(Ring)計數器時，下列敘述何者正確？(A) 強森計數器需要 5 個正反器，輸出波形的工作週期為 50 %；環形計數器需要

9.布林代數等式X+(Y+Z)=(X+Y)+Z符合下列哪一個定律？(A)分配律 (B) 結合律 (C) 交換律 (D) 同質律

10.圖(五)電路的時脈信號CLK為10kHz，狀態圖數字排列為Q2Q1Q0，若初始狀態為001，則此電路的狀態圖，下列何者正確？ (A) (B) (C) (D)

11.圖(六)為使用標準全加器(FA)所組成之加減法電路，其中A0～A3、B0～B3及Sub為輸入端，S0 ～ S3 及 X 為輸出端，則關於此電路的動作，下列敘述何者錯誤？ (A) 可執行 4 位元

12.圖(七)為1位元之比較器符號圖，則其實現的邏輯電路，下列何者正確？ (A) (B) (C) (D)

13.圖(八)為已規劃好的PLA，輸入分別為A、B、C及D，則輸出F應為下列何者？  (A) (B) (C) (D)

第二部份：數位邏輯實習 ( 第 14 至 25 題，每題 2 分，共 24 分 )14.實驗時，有關一般常用直流穩壓電源供應器之限流設定與功能，下列敘述何者最恰當？(A)因為有限流保護，開始時設定愈大

15.某同學實習時手邊只有圖(九)中的6顆IC，欲組合出1個1位元的全加器(FullAdder,FA)，則下列敘述何者正確？ (A) 74 LS 00、74 LS 02、74 LS 04 各一顆 (B

15.某同學實習時手邊只有圖(九)中的6顆IC，欲組合出1個1位元的全加器(FullAdder,FA)，則 下列敘述何者正確？【題組】16.承上題，關於邏輯閘的組合設計，下列敘述何者錯誤？(A)使用一

17.標準74HC147十進位對BCD碼優先編碼器(Decimal-to-BCDPriorityEncoder)的IC接腳如圖(十)，若第 (2) 、(5) 、(12) 接腳的邏輯準位為 0，其他資料

18.某數位IC系列之 =0.9V，則關於雜訊免疫力 及  的數值，下列何者正確？(A)   = 1.7 V (B) = 1.1 V (C)   = 3.3 V (D)   = 1.6 V

19.某學生使用圖(十一)所示的IC7447實作1個共陽極七段顯示器解碼電路，當IC7447的第(1)、(2)、(6) 、( 7 ) 接腳的邏輯信號準位為 0、0、1、1 與 1、1、0、0 時，發現

20.關於圖(十二)由555計時器組成的無穩態多諧振盪器電路，其中R1、R2各為1kΩ，則下列敘述何者正確？ (A) 輸出的振盪波形的頻率與 R1、 R2 及 C 2 有關(B) 工作電壓為 5 V，

21.邏輯電路實驗有多顆TTLIC共同完成一些邏輯功能，若工作頻率及輸入信號有一定的要求下，通常會在每顆IC的 與GND之間連接一個0.1μF的電容，則它的作用下列何者錯誤？(A) 穩定 的電壓 (B

22.建築物內若引發大火，位於起火層避難逃生方法，下列敘述何者錯誤？(A)採低姿勢迅速往水平方向之安全門、梯逃生(B)採低姿勢迅速往頂樓逃生(C)如沒發現逃生門梯，可至窗口、陽台呼救(D)安全門、梯是

23.一個3.3V電源之CMOS微控制器(MCU)的輸出腳，其內部具有提升電阻，欲推動一個標準5.0V電源的TTLIC，下列哪個電路的連接最適當？ (A) (B) (C) (D)

24.實驗中欲設計一邏輯功能如表(一)，下列哪個電路無法實現該功能？ (A) (B) (C) (D)

25.實驗電路需要設計一個TTLIC之非同步除法器電路如圖(十三)，若欲使電路中的X邏輯閘搭配指撥開關執行除5(Modulus5)功能，下列何者正確？ (A) X 為 3 輸入 NAND，且 SW 1

 3175   首頁 上一頁 118 119 120 121 122 123 124 125 126 127 下一頁 尾頁