問題詳情
五、在記憶體的晶片中，大部分採用 NOR 及 NAND 的邏輯閘。請設計有三個輸入端（A、B、C）及一個輸出端（Y）的 NOR 及 NAND 的邏輯閘。這兩個邏輯閘採用 CMOS製程技術，請畫出用電晶體製作的電路圖（必須包括 NMOS 及 PMOS），答案必須清楚標示輸入及輸出的位置於電路圖中。此外，因為記憶體是採用相同的製程，所以通道長度相同（LN = LP），為了讓邏輯閘有相同的上升及下降的時間，必須設計不同的通道寬度，請標示 NMOS 及 PMOS 的通道寬度（WN及 WP）相對比例關係於 NOR及 NAND 的邏輯閘，假設電子及電洞的遷移率為 μn = 2μp。（20 分）
參考答案
答案：A
難度：非常簡單0.918182
統計：A(101),B(0),C(9),D(0),E(0)