初等/五等/佐級電子學大意

25 下列何者不是理想運算放大器應具有的特性？(A)電壓增益無限大 (B)頻寬無限大 (C)輸出阻抗為零 (D)輸入阻抗為零

26 有一由兩電晶體所形成之達靈頓（Darlington）電路，假設兩電晶體的 β 值均為 99，則該達靈頓電路的總直流電流增益為： (A) 10000 (B) 1990 (C) 990 (D) 19

27 一個MOSFET完整的小信號等效電路模型如下所示。請問Cdb產生的原因為何？ (A)兩層隔開之導電層相互之間受電場感應堆積電荷所致 (B) pn 接面於逆偏壓條件（reverse biased

6 如圖所示電路，其中 R1 = 10 kΩ，C1 = 0.001 µF，R2 = 10 kΩ，R3 = 20 kΩ，其振盪頻率約為：  (A) 38.9 kHz(B) 15.9 kHz(C) 6.5

28 在實際 BJT 功率放大電路中，皆有一個旁路電容，此電容有下列何功能？(A)提高輸入阻抗 (B)提高輸出阻抗 (C)提高電流增益 (D)提高電壓增益

29 下圖單級放大器，因RS並聯一電容CS，使得此放大器之小訊號電壓增益會隨頻率之上升而有何種變化？ (A)持平－上升－持平 (B)持平－下降－持平 (C)下降－持平－上升 (D)上升－持平－下降

7 如圖電路發生振盪時，則 vo輸出波形為：  (A)方波(B)弦波(C)三角波(D)鋸齒波

30 某一放大器的輸入RC網路，Rin = 1 kΩ，Ci = 1 µF，則其低頻-3 dB頻率約為：(A) 159 kHz (B) 159 Hz (C) 1000 kHz (D) 1000 Hz

31 如圖所示之頻率響應的放大器，則此放大器為何種濾波器？   (A)低通 增益 (B)高通 (C)帶通 (D)帶拒 頻率

8 信號產生器產生單一脈波時，是下列何者振盪？(A)單穩態（Monostable） (B)無穩態（Astable） (C)雙穩態（Bistable） (D)不穩定（Unstable）

9 採用電容耦合之電晶體放大器，在低頻時的頻率響應，主要由下列何項決定？(A)電晶體的雜散電容 (B)耦合電容 (C)電晶體的耐壓 (D)電晶體的額定電流

10 如圖所示之串級電路，已知 β1 = β2 = 50，則此放大器的電流增益為：  (A) 5(B) 50(C) 100(D) 2500

32 下圖為韋恩電橋振盪器（Wien-bridge oscillator），當電路處於振盪狀態時，其R1與R2應滿足下列何條件？ (A)R1 = R2 (B)R1 ≤ R2 (C)R1 ≤ 2R2

33 下列關於下圖動態邏輯電路之敘述，何者不正確？ (A)為一動態邏輯閘 (B)靜態電流為零 (C)Y=A+B (D)充電期，輸出為VDD

11 下列何者為 SR 正反器真值表？ (A) R = 0，S = 0；Qn+1 = 0 (B) R = 0，S = 1；Qn+1 = 0 (C) R = 1，S = 0；Qn+1 = 0 (D) R

12 下列何種電容會影響放大器低頻響應？(A)極際寄生電容、旁路電容 (B)耦合電容、極際寄生電容(C)極際寄生電容、雜散電容 (D)耦合電容、旁路電容

13 如圖所示之 CMOS 反相器，其傳播延遲（propagation delay）tp與 VDD的關係為何？ (A)要 tp減小，應降低 VDD值(B)要 tp減小，應增大 VDD值(C) tp值與

14 ECL 閘電路的兩個輸出是：(A) AND、OR (B) AND、NAND (C) OR、NOR (D) NAND、NOR

15 如圖示之隨機存取記憶體（RAM）電路，下列敘述何者正確？ (A)資料主要是儲存在電容 C1 及 C2 中(B)當 X = 1（高電壓）時，Bit Line 上的資料將寫入（Write）並儲存到所

34 用運算放大器建構之 RC 相移（Phase-Shift）振盪器，其輸出波形為：(A)方波 (B)弦波 (C)三角波 (D)鋸齒波

35 如圖所示運算放大器電路，輸入電壓V1 = -1 V，V2 = 3 V，電阻值R1 = R2 = 10 kΩ，R3 = 10 kΩ，R4 = 50 kΩ，則輸出電壓Vo為： (A) 12 V (B

16 當雙極性接面電晶體之 B-E 接面順偏、B-C 接面順偏，此時電晶體是操作在那種區域模式？(A)飽和區 (B)截止區(C)順向作用區（forward active region） (D)逆向作用

17 雙極性接面電晶體（BJT）工作於作用模式（active mode），由厄列（Early）效應可知 IC與 VCE之關係為何？(A)呈指數函數變化 (B)呈線性變化 (C)呈倒數關係 (D)無關連

18 右圖之 CMOS 靜態隨機存取記憶元（SRAM cell），下列何方法一定可提高寫入速度？  (A)增加 M1，M2元件長度(B)減少 M1，M2元件寬度(C)提高 WL 電壓(D)提高 BL

36 邏輯閘中速度最快的為：(A)射極耦合邏輯（ECL） (B)電晶體－電晶體邏輯（TTL） (C)互補金氧半（CMOS） (D)二極體－電晶體邏輯（DTL）

 2261   首頁 上一頁 48 49 50 51 52 53 54 55 56 57 下一頁 尾頁