初等/五等/佐級電子學大意

4 場效電晶體在飽和區（saturation region）的有限輸出阻抗，是由於：(A)本體效應（Body effect）(B) 通道長度調變效應（Channel length modulation

5 雙極性接面電晶體（BJT）的轉導值（Transconductance）gm定義為：

6 如圖所示電路，一個理想運算放大器，若運算放大器之飽和電壓為 ±14 V，在其飽和前，iL的最大值約為何？(A)4.7 mA(B)4 mA(C)2 mA(D)1.4 mA

7 下列那一個元件的端點數最多？(A)電阻 (B)二極體 (C)雙極性接面電晶體 (D) MOS 電晶體

8 有關 P-N 接面二極體之敘述，下列何者錯誤？(A)溫度越高，雪崩式崩潰（Avalanche breakdown）之崩潰電壓越大(B)溫度越高，稽納式崩潰（Zener breakdown）之崩潰電

9 如圖所示電路，若二極體為理想二極體，當 Vi = 11 V 時，Vo為多少伏特？(A)11(B)9(C)7(D)5

10 如圖所示電路，稽納二極體（Zener Diode）的 VZ = 6 V，崩潰的最小工作電流 IZK = 2 mA，欲稽納二極體在崩潰區工作，有關電阻 RL的敘述，下列何項正確？(A)最大值為 1

2 圖中虛線範圍內為NPN電晶體主動區（Active region）的安全工作區域，除了代表ICmax及VCEmax的虛線外，另外兩條虛線代表的限制值為：（註：Sat-飽和，Cut-off截止） (A

11 如圖所示電路，輸入電壓 vi 為一交流弦波，有效值為 100 V，頻率為 60 Hz，二極體導通之壓降為0.7 V，則其輸出之漣波值約為何？(A)0.2 V(B) 2 V(C)6 V(D) 10

3 如圖振盪器電路，下列何者為非？ (A)此電路為積分相位落後型 RC 相移振盪器(B)輸出訊號欲達成振盪，R2及R3設計值必需符合R2≥29R3之條件(C)振盪頻率為 (D)三組 RC 串聯電路中，

2 當雙極性接面電晶體放大器工作在主動區（Active region）時，則：(A)| IC |＝| IE |＋| IB |(B)| IE |＝| IC |＋| IB |(C)| IB |＝| IE

3 一增強型 N 通道 MOSFET 作開關元件應用時，使其成短路（ON）狀態，則所外加偏壓 VGS的大小及電壓 VDS的值為何？（Vt為臨限電壓(Threshold Voltage)）(A)VGS＜

4 關於共基極（Common Base）放大器之敘述，下列何者正確？(A)放大器本身之輸入阻抗為高阻抗(B)放大器本身之輸出阻抗為低阻抗(C)作為電壓放大器時，輸出電壓與輸入電壓為反相放大(D)適合作

5 下列何者為振盪器之必要條件？(A)振盪器迴路增益≧1(B)振盪器迴路相位移＝270°(C)振盪器迴路增益＜1(D)振盪器迴路相位移＝100°

6 一般矽質雙極性接面電晶體之基、射極電壓，在正常順向電壓工作情況下約為：(A) 0.1V(B)0.7V(C)1.2V(D)2.4V

7 某單極點放大器的中頻電壓增益為 40dB，高 3dB 頻率（Upper 3dB Frequency）為 10kHz，則其單增益頻率（Unity Gain Frequency）為若干 Hz？(A)1

8 下列何種 MOSFET 只有在加入 VGS＞Vt＞0 時，才有通道存在？（Vt為臨限電壓）(A)空乏型 P 通道 MOSFET(B)空乏型 N 通道 MOSFET(C)增強型 N 通道 MOSFE

9 對共集極（CC）電晶體電路，下列敘述何者正確？(A)電流放大率接近 1，輸入阻抗小(B)電壓放大率接近 1，輸入阻抗小(C)電流放大率接近 1，輸入阻抗大(D)電壓放大率接近 1，輸入阻抗大

10 串級（Cascade）放大器在中頻段工作時，為了使訊號在最後放大級之功率最大：(A)最後放大級之輸入電阻越大越好(B)最後放大級之輸入電阻越小越好(C)最後放大級之輸入電阻要等於前一級放大器之輸

11 以 BJT 電晶體構成的數位電路和 CMOS 數位電路比較，主要的優點是：(A)輸入阻抗高(B)電晶體密度高(C)速度快(D)功率省

12 一個 RS 正反器，若在記憶狀態（即正反器的輸出狀態不改變）時，則 R 和 S 端的輸入分別為：(A) R＝0，S＝0(B) R＝1，S＝0(C) R＝0，S＝1(D) R＝1，S＝1

13 一個放大器的電壓增益為 1000，則其分貝（dB）數為：(A)3dB(B)30dB(C)60dB(D)300dB

14 某一多級放大器是由多個子電壓放大器串接而成，欲此整體有較大的電壓增益，則其子電壓放大器的輸入阻抗、輸出阻抗特性應如何？(A)輸入阻抗愈大愈好、輸出阻抗愈大愈好(B)輸入阻抗愈小愈好、輸出阻抗愈大

15 在實驗室新領到 MOSFET IC 時，若見到 IC 接腳用一細鐵絲綁在一起，其目的是：(A)避免 IC 腳弄斷(B)證明它是新品(C)避免因靜電而遭破壞(D)增加美觀

16 MOSFET 通道汲極端夾止（Pinch-off）後（不考慮通道調變效應(channel length modulation)）：(A)汲極電流下降為零(B)汲極電流約維持固定(C)VDS下降為

 2261   首頁 上一頁 28 29 30 31 32 33 34 35 36 37 下一頁 尾頁