2 以下關於 CMOS 傳輸閘的描述，何者正確？ (A)NMOS 的基體與外部電壓正值相連 (B)PMOS 的基體與外部電壓負值相連 (C)PMOS 和 NMOS 上的閘極控制電壓互補 (D)傳輸閘導
3 一 DRAM 單元上使用 30 fF 的電容，在 6 ms 時間之內需更新一次。若電容上可容許 1 V 的信號損失，則此單元中最大可容忍的漏電流約為多少？ (A)1 pA (B)2 pA (C)5
4 下列有兩放大器應用電路，U1 與U2 為理想運算放大器，輸出電壓侷限在-10 V到+10 V之間，電阻R1、R2、R3、R4均相等，若輸入電壓Vi1 及Vi2 為 2 sin(ωt)V之正弦波，試
20 圖為含射極電阻RE的差動放大器（Differential Amplifier）。其中RC1＝RC2＝8kΩ，RE＝100Ω，IB1＝IB2＝0.5mA，電晶體的β為 100。則差動放大器的差模電
22 如圖所示之雙極性接面電晶體（BJT）放大器，已知電晶體參數β (＝Ic/Ib)為 210，以及電晶體集極到射極的交流輸出阻抗ro為 50 kΩ，則此放大器的電壓增益AV (＝Vo/Vi)約為多少
5 圖示理想運算放大器電路，若 R1 = 3 kΩ 、 R2 = 7 kΩ 、 Ra = 1 kΩ 、 R f = 19 kΩ ， v1 = 1 V ， v2 = −1 V ，則輸出電壓 vO 為若干
7 圖中以G1及G2兩個NOR閘組成RS型正反器（Flip-Flop），下列何者為其正確的反應？ (A) R = 0, S = 0 , Q = 0(B) R = 1, S = 0 , Q=0(C) R
8 圖 中 電 路 ， 假 設 VIN = 0 ， VG = VDD ， VDD = 5 V ， C = 100 f F 。 當 VO = VDD ， I D = 850 μA 。 當VO = VDD
29 蕭特基電晶體邏輯（Schottky-Transistor Logic）電路動作速度比雙極性電晶體邏輯（Transistor -TransistorLogic）快的原因是因為蕭特基電晶體： (A)
9 由理想運算放大器組成的電路，如圖所示。若輸入信號的頻率為 1 /( 2 πRC ) ，則電壓增益 VO / VIN 的相位角度（Phase Angle）為： (A)90 度 (B)45 度 (C)
31 圖中振盪器，C1＝10μF，C2＝20μF，L＝100nH，R＝10kΩ。電晶體的跨導（Transconductance，gm）需約為多少才能維持振盪： (A) 20mA/V (B) 2mA/V
10 如圖所示電路，稽納（Zener）二極體之限電壓為 Vz = 5 V ，當電阻值 R1 = 2 kΩ ， R2 = 3 kΩ ， R3 = 6 kΩ ，輸出電壓 Vo 為： (A)+10 V (B
13 對一般雙極性電晶體而言，如果 β 值要大，電晶體的選擇是：(A)NPN 電晶體，基極寬度要大 (B)NPN 電晶體，基極寬度要小 (C)PNP 電晶體，基極寬度要大 (D)NPN 電晶體，基極寬